Samsung M391B5773DH0 Computer Hardware User Manual


 
- 9 -
datasheet DDR3L SDRAM
Rev. 1.0
Unbuffered DIMM
8. Function Block Diagram:
8.1 2GB, 256Mx72 ECC Module (Populated as 1 rank of x8 DDR3 SDRAMs)
S0
DQS0
DQS0
DM0
DM CS DQS DQS
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
D0
DQS1
DQS1
DM1
DM CS DQS DQS
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
D1
DQS2
DQS2
DM2
DM CS DQS DQS
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
D2
DQS3
DQS3
DM3
DM CS DQS DQS
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
D3
DQS4
DQS4
DM4
DM CS DQS DQS
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
D4
DQS5
DQS5
DM5
DM CS DQS DQS
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
D5
DQS6
DQS6
DM6
DM CS DQS DQS
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
D6
DQS7
DQS7
DM7
DM CS DQS DQS
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
D7
DQS8
DQS8
DM8
DM CS DQS DQS
CB0
CB1
CB2
CB3
CB4
CB5
CB6
CB7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
D8
V
SS
D0 - D8
V
DD
/V
DDQ
D0 - D8
D0 - D8
V
REFDQ
V
DDSPD SPD
V
REFCA
D0 - D8
NOTE :
1. For each DRAM, a unique ZQ resistor is connected to
ground. The ZQ resistor is 240 Ohm +/- 1%
2. Refer to "SPD and Thermal sensor for ECC UDIMMs"
for SPD detail.
A0 - A15 A0-A15 : SDRAMs D0 - D8
RAS
RAS : SDRAMs D0 - D8
CAS
CAS : SDRAMs D0 - D8
WE
WE : SDRAMs D0 - D8
CKE0 CKE : SDRAMs D0 - D8
BA0 - BA2 BA0-BA2 : SDRAMs D0 - D8
ODT0 ODT : SDRAMs D0 - D8
CK0 CK : SDRAMs D0 - D8
ZQ
ZQ
ZQ
ZQ
ZQ
ZQ
ZQ
ZQ
ZQ
A0
Serial PD
A1
A2
SA0 SA1
SA2
SCL
SDA
EVENTEVENT