Asus Z87PLUS Computer Hardware User Manual


 
ASUS Z87-PLUS
3-13
Chapter 3
DRAM FOUR ACT WIN Time [Auto]

DRAM WRITE to READ Delay [Auto]

DRAM CKE Minimum pulse width [Auto]

DRAM CAS# Write Latency [Auto]

RTL IOL control
DRAM RTL (CHA_R0D0) [Auto]

DRAM RTL (CHA_R0D1) [Auto]

DRAM RTL (CHA_R1D0) [Auto]

DRAM RTL (CHA_R1D1) [Auto]

DRAM RTL (CHB_R0D0) [Auto]

DRAM RTL (CHB_R0D1) [Auto]

DRAM RTL (CHB_R1D0) [Auto]

DRAM RTL (CHB_R1D1) [Auto]

DRAM IO-L (CHA_R0D0) [Auto]

DRAM IO-L (CHA_R0D1) [Auto]

DRAM IO-L (CHA_R1D0 [Auto]

DRAM IO-L (CHA_R1D1 [Auto]

DRAM IO-L (CHB_R0D0 [Auto]
