Clevo M728T Laptop User Manual


 
Schematic Diagrams
DDRII CHANNEL A B - 11
B.Schematic Diagrams
DDRII CHANNEL A
Sheet 10 of 40
DDRII CHANNEL A
VDDSPD
C111
1U_6.3V_04
JDIMM_1 Terminator
M_A_A6
M_A_A11
M_CS#1
M_ A_D Q2 9
M_ A_D Q6 1
M_ A_D Q5 6
C47
0.1U_16V_04
M_A_DQS#3
C163
*1 50 U_4 V_B2
RN 1
8P4RX56_04
1
2
3
4 5
6
7
8
C89 0.1U_10V_X7R _04
M_ A_D Q2 8
M_A_DQS0
RN 20
8P4RX56_04
1
2
3
4 5
6
7
8
R27
10K_04
M_A_A4
M_A_DM3
M_A_A0
M_ABS2
M_ A_D Q4 1
R28
10K_04
D8
RB551V-30
A C
C103 0.1U_10V_X7R_04
M_A_A2
M_ A_D Q2
M_A_A1
C152 1U_6.3V_04
SA 0_DIM0
C147 0.1U_10V_X7R_04
SO-DIMM 1
M_A_DQS[7:0][6]
R81
1K_1%_04
C106 0.1U_10V_X7R_04
M_ CS# 1
M_A_DQS#[7:0][6]
M_A_A1
M_ A_D Q9
C129 0.1U_10V_X7R_04
M_ A_D Q4 2
M_A_A7
M_A_DQS#6
M_A_A4
M_ A_D Q4 6
M_ A_D Q4 3
M_CKE1[5]
M_A_DM[7:0][6]
M_ABS0
1.8V
ICH_SMBC LK0[ 11,15, 18]
M_A_A8
M_ A_D Q2 5
M_ A_D Q3 8
M_CLK_DDR0[5]
M_A_DQS4
M_A_DQS5
C130
10U_6.3V_X5R_08
C121 0.1U_10V_X7R_04
M_ A_D Q2 4
C86
10U_6.3V_X5R_08
M_ABS1[6]
M_ ODT 1
C125 0.1U_10V_X7R_04
M_ODT0
M_ A_D Q1 7
M_ A_D Q2 0
M_ A_D Q5
M_A_DQS2
M_ A_D Q6 2
C176
1U _6.3V_04
VDDSPD[11]
M_ A_D Q4 8
M_ A_D Q3 4
M_ A_CAS#[6]
M_ A_D Q4 5
0.9VSM
M_ A_D Q1 6
M_ A_D Q5 3
C174
0.1U_10V_X7R_04
M_ABS2[6]
M_A_DM0
RN 17
8P4RX56_04
1
2
3
4 5
6
7
8
C135
1U_6.3V_04
M_ A_D Q1 9
C167
2. 2U _6.3V_06
RN 5
8P4RX56_04
1
2
3
4 5
6
7
8
M_CKE0[5]
M_A_A9
M_ A_D Q2 2
M_CLK_DDR#1[5]
M_A_A12
M_ A_D Q1 0
M_ CS#1[5]
C90
0.1U_10V_X7R_04
RN 3
8P4RX56_04
1
2
3
4 5
6
7
8
C149
*0.22U_16V_X7R_06
M_ CKE 0
M_ A_D Q3 7
M_ CS#0[5]
M_A_A7
MVREF_DIM0
M_A_WE#[6]
M_ A_D Q5 9
M_A_A2
M_ CKE 1
M_A_A11
SA 1_DIM0
C87 10U_6.3V_X5R_08
M_CKE1
M_ A_D Q3 1
M_A_DM4
C391
0.1U_10V_X7R_04
M_ A_A[1 4:0 ][6]
M_A_DM2
20mils
M_A_A10
M_ABS0
M_ A_D Q3 3
M_ A_D Q5 7
C139
*0.22U_16V_X7R_06
C382
220U_4V_D
M_ ODT 0
M_A_DM6
M_ A_D Q5 1
M_ A_D Q1 4
M_ A_D Q8
M_A_DQ[63:0] [6]
3.3VS
M_ A_ RAS#
C98 0.1U_10V_X7R _04
20mils
CLOSE TO JDIMM_1
M_A_A6
1.8V
M_A_A9
0.9VSM
PM_EXTTS_DDR#[5,11]
M_A_A13
M_ A_D Q3 6
RN 7
8P4RX56_04
1
2
3
4 5
6
7
8
C142 0.1U_10V_X7R_04
Layout note:
M_A_DQS1
C173
0.1U_10V_X7R_04
M_A_A5
M_A_DM7
M_ A_D Q6 3
C154
10U_10V_08
M_ A_D Q5 0
M_ A_D Q5 5
C101 0.1U_10V_X7R_04
M_A_DQS#4
3.3VS[5,8,9,11..16,18..27,31]
C136
0. 1U _10V_X7R_04
C145
1U_6.3V_04
C144
0.1U_10V_X7R_04
M_CS#0
M_ A_D Q3 9
M_ A_D Q3 5
JDIMM_1B
AS0A421-N2RN-4F
112
111
117
96
95
118
81
82
87
103
88
104
199
83
120
50
69
163
1
201
202
47
133
183
77
12
48
184
78
71
72
121
122
196
193
8
18
24
41
53
42
54
59
65
60
66
127
139
128
145
165
171
172
177
187
178
190
9
21
33
155
34
132
144
156
168
2
3
15
27
39
149
161
28
40
138
150
162
VDD1
VDD2
VDD3
VDD4
VDD5
VDD6
VDD7
VDD8
VDD9
VDD10
VDD11
VDD12
VDDSPD
NC1
NC2
NC3
NC4
NCTEST
VREF
G ND0
G ND1
VSS1
VSS2
VSS3
VSS4
VSS5
VSS6
VSS7
VSS8
VSS9
VSS10
VSS11
VSS12
VSS13
VSS14
VSS15
VSS16
VSS17
VSS18
VSS19
VSS20
VSS21
VSS22
VSS23
VSS24
VSS25
VSS26
VSS27
VSS28
VSS29
VSS30
VSS31
VSS32
VSS33
VSS34
VSS35
VSS36
VSS37
VSS38
VSS39
VSS40
VSS41
VSS42
VSS43
VSS44
VSS45
VSS46
VSS47
VSS48
VSS49
VSS50
VSS51
VSS52
VSS53
VSS54
VSS55
VSS56
VSS57
M_ A_D Q1
M_ A_D Q3 0
M_ A_D Q5 4
M_ABS2
M_A_A3
M_A_DQS#7
C161
*1 50 U_4 V_B2
M_ A_D Q3
M_CLK_DDR#0[5]
M_ A_D Q1 8
1.8V
1.8V
CLOSE TO JDIMM_1
M_ ODT1[5]
0.9VSM[11,30]
M_A_A0
C119
4.7U_6.3V_X5R_06
C148
10U_10V_08
M_ A_D Q0
C115 0.1U_10V_X7R_04
C124
0.1U _10V_X7R _04
M_ABS0[6]
M_ A_D Q2 3
M_ A_ CAS#
M_ A_D Q2 6
M_ A_D Q4 0
M_ A_D Q1 2
M_A_DM1
M_A_DQS#0
M_ A_D Q4
M_A_A5
1.8V[5,7,8,11,30]
M_ A_D Q4 7
M_A_A14
M_A_CAS#
M_ A_D Q5 8
M_ A_D Q1 1
M_ ODT0[5]
M_A_DQS#2
M_ A_D Q5 2
C110
0.1U_10V_X7R_04
C91
0.1U_10V_X7R_04
1.8V
MVREF_DIM0
ICH_SMBD AT0[ 11, 15,18]
R80 1K_1%_04
M_A_A14
M_A_A12
M_A_A3
M_A_DQS3
M_A_DQS6
M_ A_D Q4 4
M_ABS1
M_ A_D Q1 5
M_A_DQS#5
C132 0.1U_10V_X7R_04
VDDSPD
M_A_A10
M_ A_D Q1 3
C137 0.1U_10V_X7R_04
M_ A_D Q2 7
M_ODT1
RN 16
8P4RX56_04
1
2
3
4 5
6
7
8
M_ A_RAS#[6]
C93 0.1U_10V_X7R _04
Place one cap close to every 2 pull-up resistors
terminated to +VTT_MEM
M_CLK_DDR1[5]
M_ CS# 0
M_A_A13
M_ A_D Q7
M_A_WE#
M_ A_ W E#
M_A_DM5
M_ A_D Q6
M_ A_D Q2 1
C153
10U_6.3V_X5R_08
M_ABS1
C100
4.7U_6.3V_X5R_06
C46
*2.2U_6.3V_06
M_A_A8
M_ A_D Q4 9
M_ A_D Q3 2
C97 0.1U_10V_X7R _04
M_CKE0
C123
0.1U_10V_X7R_04
M_A_DQS#1
M_A_RAS#
J D IMM_ 1A
AS0A421-N2RN-4F
102
101
100
99
98
97
94
92
93
91
105
90
89
116
86
84
85
5
7
17
19
4
6
14
16
23
25
35
37
20
22
36
38
43
45
55
57
44
46
56
58
61
63
73
75
62
64
74
76
123
125
135
137
124
126
134
136
141
143
151
153
140
142
152
154
157
159
173
175
158
160
174
176
179
181
189
191
180
182
192
194
107
106
108
109
113
110
115
79
80
30
32
164
166
195
197
200
198
10
26
52
67
130
147
170
185
13
31
51
70
131
148
169
188
11
29
49
68
129
146
167
186
114
119
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10/AP
A11
A12
A13
A14
A15
A16_BA2
DQ 0
DQ 1
DQ 2
DQ 3
DQ 4
DQ 5
DQ 6
DQ 7
DQ 8
DQ 9
DQ 10
DQ 11
DQ 12
DQ 13
DQ 14
DQ 15
DQ 16
DQ 17
DQ 18
DQ 19
DQ 20
DQ 21
DQ 22
DQ 23
DQ 24
DQ 25
DQ 26
DQ 27
DQ 28
DQ 29
DQ 30
DQ 31
DQ 32
DQ 33
DQ 34
DQ 35
DQ 36
DQ 37
DQ 38
DQ 39
DQ 40
DQ 41
DQ 42
DQ 43
DQ 44
DQ 45
DQ 46
DQ 47
DQ 48
DQ 49
DQ 50
DQ 51
DQ 52
DQ 53
DQ 54
DQ 55
DQ 56
DQ 57
DQ 58
DQ 59
DQ 60
DQ 61
DQ 62
DQ 63
BA0
BA1
RAS#
WE#
CAS#
S0#
S1#
CKE0
CKE1
CK0
CK0#
CK1
CK1#
SDA
SCL
SA1
SA0
DM0
DM1
DM2
DM3
DM4
DM5
DM6
DM7
DQS0
DQS1
DQS2
DQS3
DQS4
DQS5
DQS6
DQS7
DQS0#
DQS1#
DQS2#
DQS3#
DQS4#
DQS5#
DQS6#
DQS7#
ODT0
ODT1
M_ A_D Q6 0
M_A_DQS7