19
(2) Medium configuration
(a) 8bit
D.OUT1
D.OUT2
0±3ns
Previous Cycle
T
CLK
31.25ns (32MHz)
1.41V
1.075V
DA7-1 DA6-1 N.C DC7 DC6 DB7 DB6 DA7 DA6
DC3-1 DC2-1 N.C FVAL LVAL DC5 DC4 DC3 DC2
DB2-1 DB1-1 DC1 DC0 DB5 DB4 DB3 DB2 DB1
DA1-1 DA0-1 DB0 DA5 DA4 DA3 DA2 DA1 DA0
X3
X2
X1
X0
CLKX
Next Cycle
(
VD
)
(
HD
)
0±3ns
Previous Cycle
T
CLK
31.25ns (32MHz)
1.41V
1.075V
DD7-1 DD6-1 N.C N.C N.C N.C N.C DD7 DD6
N.C N.C N.C FVAL LVAL N.C N.C N.C N.C
N.C N.C N.C N.C N.C N.C N.C N.C N.C
DD1-1 DD0-1 N.C DD5 DD4 DD3 DD2 DD1 DD0
Y3
Y2
Y1
Y0
CLKY
Next Cycle
(
VD
)
(
HD
)