Filter
Top Products
9
第 2 章 技術解説
2.3 FRAM のプロセスフロー（CMOS プロセスとの組合せ）
FRAMのメモリセル断面図とプロセスフローの概略を図 2.4に示します。まず始めに , 通常の CMOS
プロセスで , トランジスタを形成します。その後 , SiN, SiO2 を堆積させます。次に , FRAM 特有のプ
ロセスで , 下部電極と上部電極で強誘電体を挟みキャパシタを形成し , トランジスタのプラグと強誘
電体キャパシタを結線します。最後に通常の CMOS ロジックデバイスと同等の配線やカバー膜プロ
セスへと進みます。
以上のようなプロセスフローから FRAM プロセスの最大の特長は , CMOS ロジックプロセスとの
相性が良く , CMOS プロセスを大きく変更せずに FRAM キャパシタを搭載できます。
図 2.4 FRAM のメモリセル断面図とプロセスフロー
CMOS
FRAM
CMOS
FRAM
FRAM
➀
➀
➁
➁