Filter
Top Products
70 www.xilinx.com ML310 User Guide
1-800-255-7778 UG068 (v1.01) August 25, 2004
Chapter 2: ML310 Embedded Development Platform
R
D14 AA5 IO_L44N_3 PM_IO_27 2.5V
D15 AC4 IO_L43P_3 PM_IO_24 2.5V
D16 AC3 IO_L43N_3 PM_IO_25 2.5V
D17 AE4 IO_L33P_3 PM_IO_10 2.5V
D18 AE3 IO_L33N_3 PM_IO_11 2.5V
D19 AF4 IO_L34P_3 PM_IO_12 2.5V
D20 AF3 IO_L34N_3 PM_IO_13 2.5V
F1 AA1 IO_L51N_3 PM_IO_41 2.5V
F2 AB1 IO_L51P_3 PM_IO_40 2.5V
F3 U2 IO_L87N_3 PM_IO_65 2.5V
F4 U3 IO_L87P_3 PM_IO_64 2.5V
F5 Y2 IO_L54N_3 PM_IO_47 2.5V
F6 AA2 IO_L54P_3 PM_IO_46 2.5V
F7 Y4 IO_L49N_3 PM_IO_37 2.5V
F8 Y5 IO_L49P_3 PM_IO_36 2.5V
F9 NC NC NC 2.5V
F10 AG15 IO_L74P_4 PM_CLK_BOT 2.5V
F11 W8 IO_L47P_3 PM_IO_32 2.5V
F12 W7 IO_L47N_3 PM_IO_33 2.5V
F13 AB4 IO_L46P_3 PM_IO_30 2.5V
F14 AB3 IO_L46N_3 PM_IO_31 2.5V
F15 AE2 IO_L39P_3 PM_IO_18 2.5V
F16 AE1 IO_L39N_3 PM_IO_19 2.5V
F17 AH2 IO_L03P_3 PM_IO_2 2.5V
F18 AH1 IO_L03N_3 PM_IO_3 2.5V
F19 AD4 IO_L37P_3 PM_IO_16 2.5V
F20 AD3 IO_L37N_3 PM_IO_17 2.5V
Notes:
1. LVDS pairs are shown shaded; all other signals are single-ended.
2. LVDS pairs can also be used as single-ended I/O at 2.5V
3. NC indicates a “no connect” signal.
Table 2-32: PM2 Pinout (Continued)
PM2 Pin FPGA Pin Pin Description ML310 Schematic Net
FPGA Bank
V
CCO