TNETX4090
ThunderSWITCH II
9-PORT 100-/1000-MBIT/S ETHERNET
SWITCH
SPWS044E – DECEMBER 1997 – REVISED AUGUST 1999
5
POST OFFICE BOX 655303 • DALLAS, TEXAS 75265
Table 1. Signal-to-Ball Mapping (Signal Names Sorted Alphabetically)
SIGNAL
NAME
BALL
NO.
SIGNAL
NAME
BALL
NO.
SIGNAL
NAME
BALL
NO.
SIGNAL
NAME
BALL
NO.
SIGNAL
NAME
BALL
NO.
DBUS_CTL
DBUS_DATA0
DBUS_DATA1
DBUS_DATA2
DBUS_DATA3
DBUS_DATA4
DBUS_DATA5
DBUS_DATA6
DBUS_DATA7
DBUS_DATA8
DBUS_EN
DCCTRL
DRX_CLK
DTX_CLK
DVREF
ECLK
EDIO
FLOW
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
Y26
AC26
AA24
AB26
Y24
V24
U25
U26
T26
R25
T25
P24
V26
V25
AA26
L26
M26
AF8
A1
A2
A13
A14
A25
A26
AF13
AF14
B1
B3
B24
B26
C2
C25
N1
N26
P1
P25
P26
R23
R24
R26
T24
U23
W23
W24
W25
W26
Y23
Y25
AA23
AA25
AB25
AD2
AD25
AE1
AE3
AE24
AE26
AF1
AF2
AF25
GND
GNDa
L08_DPLX
LED_CLK
LED_DATA
M00-COL
M00_CRS
M00_LINK
M00_RCLK
M00_RENEG
M00_RXD0
M00_RXD1
M00_RXD2
M00_RXD3
M00_RXDV
M00_RXER
M00_TCLK
M00_TXD0
M00_TXD1
M00_TXD2
M00_TXD3
M00_TXEN
M00_TXER
M01_COL
M01_CRS
M01_LINK
M01_RCLK
M01_RENEG
M01_RXD0
M01_RXD1
M01_RXD2
M01_RXD3
M01_RXDV
M01_RXER
M01_TCLK
M01_TXD0
M01_TXD1
M01_TXD2
M01_TXD3
M01_TXEN
M01_TXER
M02_COL
M02_CRS
M02_LINK
M02_RCLK
M02_RENEG
M02_RXD0
M02_RXD1
M02_RXD2
M02_RXD3
M02_RXDV
M02_RXER
M02_TCLK
M02_TXD0
M02_TXD1
M02_TXD2
M02_TXD3
M02_TXEN
M02_TXER
M03_COL
AF26
U24
AE18
AD19
AE19
C21
B21
B19
A21
C26
A20
B20
C20
D20
D19
C19
B23
A23
A22
B22
C22
D22
D21
D16
C16
B14
B16
D26
A15
B15
C15
D15
A16
C14
C17
A19
A18
B18
C18
B17
A17
C11
B11
A9
A11
D1
A10
B10
C10
D10
C9
B9
C13
A12
B12
C12
D12
B13
D11
A6
M03_CRS
M03_LINK
M03_RCLK
M03_RENEG
M03_RXD0
M03_RXD1
M03_RXD2
M03_RXD3
M03_RXDV
M03_RXER
M03_TCLK
M03_TXD0
M03_TXD1
M03_TXD2
M03_TXD3
M03_TXEN
M03_TXER
M04_COL
M04_CRS
M04_LINK
M04_RCLK
M04_RENEG
M04_RXD0
M04_RXD1
M04_RXD2
M04_RXD3
M04_RXDV
M04_RXER
M04_TCLK
M04_TXD0
M04_TXD1
M04_TXD2
M04_TXD3
M04_TXEN
M04_TXER
M05_COL
M05_CRS
M05_LINK
M05_RCLK
M05_RENEG
M05_RXD0
M05_RXD1
M05_RXD2
M05_RXD3
M05_RXDV
M05_RXER
M05_TCLK
M05_TXD0
M05_TXD1
M05_TXD2
M05_TXD3
M05_TXEN
M05_TXER
M06_COL
M06_CRS
M06_LINK
M06_RCLK
M06_RENEG
M06_RXD0
M06_RXD1
B6
A4
C6
C1
A5
B5
C5
D5
C4
B4
A8
A7
B7
C7
D7
B8
C8
H2
H1
L3
J3
F3
J1
K1
K2
K3
J2
L4
F1
G1
G2
G3
G4
H4
H3
N2
P3
T2
P2
F2
R1
R2
R3
R4
T4
T3
L2
M1
M2
M3
M4
L1
N3
V1
W3
AA1
W2
AA3
Y1
Y2
M06_RXD2
M06_RXD3
M06_RXDV
M06_RXER
M06_TCLK
M06_TXD0
M06_TXD1
M06_TXD2
M06_TXD3
M06_TXEN
M06_TXER
M07_COL
M07_CRS
M07_LINK
M07_RCLK
M07_RENEG
M07_RXD0
M07_RXD1
M07_RXD2
M07_RXD3
M07_RXDV
M07_RXER
M07_TCLK
M07_TXD0
M07_TXD1
M07_TXD2
M07_TXD3
M07_TXEN
M07_TXER
M08_COL
M08_CRS
M08_EWRAP
M08_GTCLK
M08_LINK
M08_LREF
M08_MII
M08_PMA
M08_RCLK
M08_RFCLK
M08_RXD0
M08_RXD1
M08_RXD2
M08_RXD3
M08_RXD4
M08_RXD5
M08_RXD6
M08_RXD7
M08_RXDV
M08_RXER
M08_TXD0
M08_TXD1
M08_TXD2
M08_TXD3
M08_TXD4
M08_TXD5
M08_TXD6
M08_TXD7
M08_TXEN
M08_TXER
MDCLK
Y3
Y4
W1
AA2
T1
U1
U2
U3
U4
V3
V2
AC6
AD6
AF3
AE6
AD1
AF7
AE7
AD7
AC7
AC8
AD8
AD4
AF5
AE5
AD5
AC5
AE4
AF4
AD12
AC12
AE13
AF17
AE17
AF12
AC17
AD17
AE12
AD13
AF9
AE9
AD9
AF10
AE10
AD10
AF11
AE11
AD11
AC11
AF16
AE16
AD16
AC16
AF15
AE15
AD15
AC15
AE14
AD14
K26
MDIO
MRESET
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
K25
K24
A3
A24
C23
D2
D3
D6
D24
D25
E1
E2
E3
E4
E23
E24
E25
E26
F4
F23
F24
F25
F26
G23
G24
G25
G26
H24
H25
H26
J24
J25
J26
K23
N23
N24
N25
AA4
AB1
AB2
AB3
AB4
AB23
AB24
AC1
AC2
AC3
AC24
AC25
AD18
AD26
AE8
AF6
AF18