Texas Instruments TMS320C64x DSP Network Card User Manual


  Open as PDF
of 306
 
Figures
xiiiFiguresSPRU629
4–17 10-Bit Y/C FIFO Unpacking 4-19. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–18 10-Bit Y/C Dense FIFO Unpacking 4-20. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–19 Chrominance Resampling 4-22. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–20 2x Co-Sited Scaling 4-23. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–21 2x Interspersed Scaling 4-23. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–22 Output Edge Pixel Replication 4-23. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–23 Luma Edge Replication 4-24. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–24 Interspersed Chroma Edge Replication 4-24. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–25 8-Bit Raw FIFO Unpacking 4-26. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–26 10-Bit Raw FIFO Unpacking 4-27. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–27 10-Bit Raw Dense FIFO Unpacking 4-27. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–28 16-Bit Raw FIFO Unpacking 4-28. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–29 20-Bit Raw FIFO Unpacking 4-28. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–30 8-Bit Raw 3/4 FIFO Unpacking 4-29. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–31 10-Bit Raw 3/4 FIFO Unpacking 4-29. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–32 Display Line Boundary Example 4-34. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–33 BT.656 Interlaced Display Horizontal Timing Example 4-36. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–34 BT.656 Interlaced Display Vertical Timing Example 4-38. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–35 Raw Interlaced Display Horizontal Timing Example 4-40. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–36 Raw Interlaced Display Vertical Timing Example 4-42. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–37 Y/C Progressive Display Horizontal Timing Example 4-44. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–38 Y/C Progressive Display Vertical Timing Example 4-46. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–39 Video Display Status Register (VDSTAT) 4-53. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–40 Video Display Control Register (VDCTL) 4-55. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–41 Video Display Frame Size Register (VDFRMSZ) 4-60. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–42 Video Display Horizontal Blanking Register (VDHBLNK) 4-61. . . . . . . . . . . . . . . . . . . . . . . . . .
4–43 Video Display Field 1 Vertical Blanking Start Register (VDVBLKS1) 4-63. . . . . . . . . . . . . . . . .
4–44 Video Display Field 1 Vertical Blanking End Register (VDVBLKE1) 4-64. . . . . . . . . . . . . . . . .
4–45 Video Display Field 2 Vertical Blanking Start Register (VDVBLKS2) 4-66. . . . . . . . . . . . . . . . .
4–46 Video Display Field 2 Vertical Blanking End Register (VDVBLKE2) 4-67. . . . . . . . . . . . . . . . .
4–47 Video Display Field 1 Image Offset Register (VDIMGOFF1) 4-69. . . . . . . . . . . . . . . . . . . . . . .
4–48 Video Display Field 1 Image Size Register (VDIMGSZ1) 4-70. . . . . . . . . . . . . . . . . . . . . . . . . .
4–49 Video Display Field 2 Image Offset Register (VDIMGOFF2) 4-71. . . . . . . . . . . . . . . . . . . . . . .
4–50 Video Display Field 2 Image Size Register (VDIMGSZ2) 4-73. . . . . . . . . . . . . . . . . . . . . . . . . .
4–51 Video Display Field 1 Timing Register (VDFLDT1) 4-74. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–52 Video Display Field 2 Timing Register (VDFLDT2) 4-75. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–53 Video Display Threshold Register (VDTHRLD) 4-76. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–54 Video Display Horizontal Synchronization Register (VDHSYNC) 4-78. . . . . . . . . . . . . . . . . . . .
4–55 Video Display Field 1 Vertical Synchronization Start Register (VDVSYNS1) 4-79. . . . . . . . . .
4–56 Video Display Field 1 Vertical Synchronization End Register (VDVSYNE1) 4-80. . . . . . . . . .
4–57 Video Display Field 2 Vertical Synchronization Start Register (VDVSYNS2) 4-81. . . . . . . . . .
4–58 Video Display Field 2 Vertical Synchronization End Register (VDVSYNE2) 4-82. . . . . . . . . .
4–59 Video Display Counter Reload Register (VDRELOAD) 4-83. . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–60 Video Display Display Event Register (VDDISPEVT) 4-84. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
 previous next